Архитектурная революция: переход к многослойным процессорам

Инженеры из Иллинойсского университета в Урбане-Шампейне предложили кардинально новый подход к архитектуре полупроводников. Вместо попыток бесконечной миниатюризации транзисторов, которая упирается в физические лимиты кремния, ученые разработали технологию вертикального наслоения высокопроизводительных схем. По сути, микросхемы теперь будут расти «вверх», подобно современным небоскребам.


Данное решение призвано преодолеть барьеры, вызванные замедлением действия закона Мура. Вертикальная интеграция не только повышает плотность размещения транзисторов, но и значительно сокращает пути прохождения сигналов, что ведет к росту энергоэффективности и производительности.


Принцип «городской застройки» в микромире

Как поясняет доцент кафедры материаловедения и инженерии Цин Цао, новая методика работает по принципу оптимизации пространства. «Сегодня для функционирования статической оперативной памяти (SRAM) требуются группы транзисторов, занимающие значительную площадь на одной плоскости. Вертикальная компоновка позволяет распределить эти элементы по нескольким ярусам. Это сопоставимо с заменой одноэтажной застройки пригородов на высотные здания: функциональность сохраняется, при этом плотность возрастает, а связи между компонентами становятся быстрее и эффективнее», — отмечает ученый.


Отличие от текущих методов 3D-стекинга, где слои соединяются механически, заключается в монолитном подходе. В новой разработке каждый последующий слой формируется непосредственно на предыдущем, обеспечивая экстремальную плотность межсоединений.


Преодоление термического барьера

Традиционно создание кремниевых схем требует экстремальных температур (около 1000 градусов Цельсия). Ранее это препятствовало созданию монолитных многослойных конструкций, так как последующие слои разрушали бы уже готовые нижние элементы. Однако исследователи нашли способ обхода этого ограничения:

  • Использование ультратонких монокристаллических кремниевых наномембран.
  • Перенос мембран на готовые слои при температуре не выше 200 градусов Цельсия, что исключает деградацию нижних структур.

Эффективность метода подтверждена экспериментально: ученые создали трехслойную структуру, где каждый ярус содержал по 625 транзисторов. Процент выхода годных устройств при этом достиг показателя от 98% до 100%, а сами транзисторы по характеристикам не уступили аналогам, изготовленным при высоких температурах.


Перспективы коммерческого внедрения

Результаты работы были опубликованы в издании Nature. Технология демонстрирует возможность масштабирования количества «этажей» в чипах, что открывает путь к созданию еще более сложных логических и запоминающих устройств. В настоящее время команда исследователей сотрудничает с такими гигантами индустрии, как IBM, Intel и TSMC, для адаптации лабораторных наработок к условиям промышленного производства.